Formation Allegro X System Capture

Réf : SYSCAP

Filière Saisie de Schémas

Durée

2 jours

Qui est concerné ?

Cette formation s'adresse aux électroniciens amenés à utiliser la saisie de schémas Allegro X System Capture.

Niveau Requis

Notions d'électronique et savoir utiliser Windows®.

Objectif

A l'issue du stage, le participant sera en mesure de créer un projet schéma, de procéder aux vérifications et d'utiliser les principales commandes d'Allegro X System Capture.

Pédagogie

La pédagogie est active et participative.
Elle alternera : apports théoriques de l'animateur qui est formateur expérimenté et spécialisé sur l'outil ET réalisations pratiques sous forme d'exemples et exercices.
Remise d'un support de cours en français.

Appréciation des résultats

Les procédures d'évaluation sont concrétisées par des travaux pratiques avec des tests réguliers de contrôle de connaissances.
En fin de formation, le stagiaire complétera un test d'évaluation sur ses connaissances et sur la prestation reçue durant la formation, et un certificat de compétence lui sera remis

Moyens pédagogiques, techniques et d'encadrement

Salle de formation de 8 participants au maximum
1 poste informatique par stagiaire avec le logiciel en relation avec la formation installé
Vidéoprojecteur et TBI (tableau interactif)
Support de cours complet sur papier remis à chaque stagiaire
Formation animée par Stephan Mouquet, ingénieur CAO électronique

Contenu du cours

Jour 1

9.00 — 9:15

Accueil par le formateur
Remise du règlement intérieures
Présentation orale de la formation
Tour de table :
Le formateur se présente, et décrit ses activités de support technique et de formateur.
Il invite ensuite chaque participant à se présenter, à présenter son entreprise, et à décrire succinctement son poste.
De plus, il demande à chacun des participants leurs besoins spécifiques liés à la formation, et en prend compte lors du déroulé de celle-ci.
Un QCM initial sera remis à chaque stagiaire afin de verifier leur niveau d’expertise avant le démarrage du cours.

9.15 — 12.00

Création et configuration d'un projet - Configuration de l'environnement - Création librairies et symboles (symétriques, asymétriques).

13.00 — 17.00

Placement de composants et des connections (signal - bus) - Annotation manuelle et automatique du schéma.
Contrôle des versions du schéma.
Vérification des règles de conception.

Jour 2

9.00 — 12:00

Projet hiérarchique : Principe et conception de symbole-bloc hiérarchique.
Importation blocs et schémas DE-HDL.
Génération Live BOM - Intégrité du projet (Audit et Analyse de stress).

13.00 — 16:30

Création de règles pour le placement-routage : classes d'équipotentielles. Création de paire différentielle.
Création de variantes.

16.30 — 17:00

QCM final et questionnaire d'évaluation à chaud de la formation par le stagiaire.
Point en fin de stage et recueil des impressions.

Dates des prochaines sessions (Sous reserve d'un nombre suffisant de participants)

Du 03/07/2025 au 04/07/2025 Préinscription
Du 15/09/2025 au 16/09/2025 Préinscription
Du 24/11/2025 au 25/11/2025 Préinscription

Imprimer cette fiche